(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-168221

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl. ⁶		識別記号		FΙ		
HO1L	29/786			H01L	29/78	6 1 6 M
	21/336				21/265	F
	21/265					P
	¥.	1.8	•.	**	29/78	616A

審査請求 未請求 請求項の数23 OL (全 21 頁)


(21)出願番号	特願平10-279891	(71)出願人	000005821
			松下電器産業株式会社
(22)出顧日	平成10年(1998)10月1日		大阪府門真市大字門真1006番地
		(72)発明者	平尾 孝
(31)優先権主張番号	特願平9-269565	(-7,2,7,1	大阪府門真市大字門真1006番地 松下電器
(32)優先日	平 9 (1997)10月 2日		産業株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	吉田 哲久
			大阪府門真市大字門真1006番地 松下電器
•			産業株式会社内
		(72)発明者	福本 徹
		1	大阪府門真市大字門真1006番地 松下電器
		1	産業株式会社内
		(74)代理人	弁理士 大前 要
•			最終頁に続く
		l	

(54) 【発明の名称】 トランジスタの製造方法

(57)【要約】

【課題】 ただ一度の不純物の打ち込みで、LDD構造を有する半導体を製造する。

【解決手段】 分子量等、ひいては標的への注入深さの異なることとなる複数の不純物イオンを発生させる原料ガスをプラズマ空間に供給し、これをイオン化した後、電圧で加速して基板上の半導体領域に打ち込む。この際、トップゲート型のトランジスタならば、半導体領域上でのゲート電極は、マスクの作用をなす厚さとしている。ボトムゲート型のトランジスタならば、マスクやレジストを使用する。打ち込み角度は、必要に応じて適切な値とする。



【特許請求の節囲】

【請求項1】 基板上の半導体層と該半導体層の上部に 形成されたゲート絶縁層と該ゲート絶縁層上に形成され たゲート電極からなる半導体領域上に、注入深さの異な ることとなる不純物元素をイオン化して電圧で加速して 打ち込むことによりトランジスタを製造する方法であっ て.

打ち込まれる不純物元素の注入深さから定まる厚さのゲート電極をドーピング時のマスクを兼ねてゲート絶縁層 上に形成するゲート電極形成ステップと、

少なくも1種の不純物元素の複数の種類の化合物を混合 して原料ガスを作る混合ステップと、

原料ガスをイオン化室に供給する供給ステップと、 原料ガスをイオン化するイオン化ステップと、

イオン化された原料ガスに所定の運動エネルギーを与えて基板上の半導体領域に打ち込んでソースまたはドレイン領域を形成するドーピングステップとを有していることを特徴とするトランジスタの製造方法。

【請求項2】 前記ゲート電極形成ステップは、

ゲート電極の側面にドーピング時にゲート電極と併せて 20 マスクの作用をなす絶縁膜を形成する追加マスク形成小ステップを有していることを特徴とする請求項1記載のトランジスタの製造方法。

【請求項3】 基板上のゲート電極と該ゲート電極及び 基板の上部に形成されたゲート絶縁層と該ゲート絶縁層 上に形成された半導体層とからなる半導体領域上に、注 入深さの異なることとなる不純物元素をイオン化し、電 圧で加速して打ち込むことによりトランジスタを製造す る方法であって

打ち込まれる不純物元素の注入深さから定まる厚さのマ 30 スクをゲート電極上方の半導体層の上部に形成するマス ク形成ステップと、

少なくも1種の不純物元素の複数の種類の化合物を混合 して原料ガスを作る混合ステップと、

原料ガスをイオン化室に供給する供給ステップと、 原料ガスをイオン化するイオン化ステップと、

イオン化された原料ガスに所定の運動エネルギーを与えて基板上の半導体領域に打ち込んでソースまたはドレイン領域を形成するドーピングステップとを有していることを特徴とするトランジスタの製造方法。

【請求項4】 前記ドーピングステップに先立ち、 其板と前記ドーピングステップにて打たみまれてく

基板と前記ドーピングステップにて打ち込まれてくるイオン化された原料ガスの飛来する方向があらかじめマスクの高さ、巾、間隔等から定まる所定の傾斜を有するようにしておく傾斜付与ステップを有し、

前記ドーピングステップに併せて、飛来してくるイオン 化された原料ガスに対してゲート電極の影の部分が生じ ないよう基板とイオン源とを相対的に回転させる回転付 与ステップとを有していることを特徴とする請求項1、

請求項2若しくは請求項3記載のトランジスタの製造方 50

法。

【請求項5】 前記混合ステップに先立ち、

不純物元素としてIII族またはVI族の少くも1方の元素 の化合物を選定するドーピング元素選定ステップを有し ていることを特徴とする請求項1、請求項2、請求項3 若しくは請求項4記載のトランジスタの製造方法。

【請求項6】 前記ドーピング元素選定ステップは、 不純物元素としてP及びAsを選択するP、As選択ス テップであることを特徴とする請求項5記載のトランジ 10 スタの製造方法。

【請求項7】 前記P、As選択ステップは、 混合ステップにて混合するP、Asの化合物として水素 化物を選択する水素化物選択小ステップを有しているこ とを特徴とする請求項6記載のトランジスタの製造方 法。

【請求項8】 前記混合ステップに先立ち、

不純物元素として、導電性価電子数の異なる不純物元素 を選択する導電相違選択ステップを有していることを特 徴とする請求項1、請求項2、請求項3若しくは請求項 4記載のトランジスタの製造方法。

【請求項9】 前記導電相違選択ステップは、P、As及びBを選択するP、As、B選択ステップであることを特徴とする請求項8記載のトランジスタの製造方法。

【請求項10】 前記P、As、B選択ステップは、混合ステップにて混合するP、As、Bの化合物として水素化物を選択する水素化物選択小ステップを有していることを特徴とする請求項9記載のトランジスタの製造方法。

【請求項11】 前記混合ステップに先立ち、

不純物元素として、同一の不純物ではあるが分子式の異なる複数の種類の化合物を選定する同一ドーピング元素 選択ステップを有していることを特徴とする請求項1、 請求項2、請求項3若しくは請求項4記載のトランジス 夕の製造方法。

【請求項12】 前記同一ドーピング元素選択ステップは、不純物元素の水素化物を少くも1種の化合物として選択する水素化物選択小ステップを有していることを特徴とする請求項11記載のトランジスタの製造方法。

【請求項13】 基板上の半導体層と該半導体層の上部 40 に形成されたゲート絶縁層と該ゲート絶縁層上に形成さ れたゲート電極からなる半導体領域上に、注入深さの異 なることとなる少なくも1種の不純物元素をイオン化し て電圧で加速して打ち込むことによりトランジスタを製 造する方法であって、

ドーピング時に少なくもマスクの一部を兼ねるべく、打ち込まれる不純物元素の注入深さから定まる厚さにゲート電極を形成するゲート電極形成ステップと、少なくも1種の不純物元素の少なくも1種の化合物を含むガスを原料ガスとしてイオン化室に供給する供給ステップと、

供給された原料ガスを、複数種の定められた注入深さの

不純物元素を有することとなるようにイオン化するイオ ン化ステップと、

イオン化された原料ガスに所定の運動エネルギーを与えて基板上の半導体領域に打ち込んでソースまたはドレイン領域を形成するドーピングステップとを有していることを特徴とするトランジスタの製造方法。

【請求項14】 基板上のゲート電極と該ゲート電極及び基板の上部に形成されたゲート絶縁層と該ゲート絶縁層上に形成された半導体層とからなる半導体領域上に、注入深さの異なることとなる少なくも1種の不純物元素 10をイオン化し、電圧で加速して打ち込むことによりトランジスタを製造する方法であって、

打ち込まれる不純物元素の注入深さから定まる厚さのマスクをゲート電極上方の半導体層の上部に形成するマスク形成ステップと、

少なくも1種の不純物元素の少なくも1種の化合物を含むガスを原料ガスとしてイオン化室に供給する供給ステップと、

供給された原料ガスを、複数種の定められた注入深さの なる複数の種類の 不純物元素を有することとなるようにイオン化するイオ 20 選択ステップと、 ン化ステップと、 選定した複数の種

イオン化された原料ガスに所定の運動エネルギーを与えて基板上の半導体領域に打ち込んでソースまたはドレイン領域を形成するドーピングステップとを有していることを特徴とするトランジスタの製造方法。

【請求項15】 前記ドーピングステップに先立ち、 基板と前記ドーピングステップにて打ち込まれてくるイ オン化された原料ガスの飛来する方向があらかじめマス クの高さ、巾、間隔等から定まる所定の傾斜を有するよ うにしておく傾斜付与ステップを有し、

前記ドーピングステップに併せて、飛来してくるイオン 化された原料ガスに対してゲート電極の影の部分が生じ ないよう基板とイオン源とを相対的に回転させる回転付 与ステップとを有していることを特徴とする請求項13 若しくは請求項14記載のトランジスタの製造方法。

【請求項16】 前記供給ステップに先立ち、

不純物元素としてIII族またはVI族の少くも1方の元素 の化合物を選定するドーピング元素選定ステップを有し ていることを特徴とする請求項13、請求項14若しく は請求項15記載のトランジスタの製造方法。

【請求項17】 前記ドーピングステップ元素選定ステップは、不純物元素としてP及びAsを選択するP、As選択ステップであり、前記供給ステップに先立ち、不純物元素のガスを混合する混合ステップを有していることを特徴とする請求項15記載のトランジスタの製造方法。

【請求項18】 前記P、As選択ステップは、 る。しかし 混合ステップにて混合するP、Asの化合物として水素 びこれに作 化物を選択する水素化物選択小ステップを有しているこ チャネルタ とを特徴とする請求項17記載のトランジスタの製造方 50 れがある。

法。

【請求項19】 前記供給ステップに先立ち、

不純物元素として、導電性価電子数の異なる不純物元素 を選択する導電相違選択ステップを有していることを特 徴とする請求項13、請求項14若しくは請求項15記 載のトランジスタの製造方法。

【請求項20】 前記導電相違選択ステップは、P、A s及びBを選択するP、As、B選択ステップであり、前記供給ステップに先立ち、不純物元素のガスを混合する混合ステップを有していることを特徴とする請求項19記載のトランジスタの製造方法。

【請求項21】 前記P、As、B選択ステップは、混合ステップにて混合するP、As、Bの化合物として水素化物を選択する水素化物選択小ステップを有していることを特徴とする請求項20記載のトランジスタの製造方法。

【請求項22】 前記供給ステップに先立ち、

不純物元素として、同一の不純物ではあるが分子式の異なる複数の種類の化合物を選定する同一ドーピング元素 選択ステップと.

選定した複数の種類の化合物を混合する混合ステップと を有していることを特徴とする請求項13、請求項14 若しくは請求項15記載のトランジスタの製造方法。

【請求項23】 前記同一ドーピング元素選択ステップは、不純物元素の水素化物を少くも1種の化合物として選択する水素化物選択小ステップを有していることを特徴とする請求項22記載のトランジスタの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、トランジスタの製造方法に関し、特に液晶ディスプレイ等において、ガラス基板上にスイッチング素子として形成される薄膜トランジスタ(Thin Film Transistor:TFT)に代表されるトランジスタの製造方法、特に液晶ディスプレイ用のトランジスタの製造方法に関する。

[0002]

【従来の技術】液晶ディスプレイは、薄型化及び低消費電力化が容易なディスプレイの1つであり、ノート型パ40 ソコンや携帯端末等における画像表示に適しており、幅広く利用されている。そして、上記のような液晶ディスプレイでは、各画素 (pixel)が薄膜トランジスタにより駆動されている (switching)。

【0003】更に、近年では、開口率の増加に基づく輝度の向上及び画素の微細化(小型、精密化)を図るべく、薄膜トランジスタのサイズも微細化が図られている。しかしながら、単に従来の構造を微細化(小型化及びこれに伴う手直し)をしただけでは、OFF電流、短チャネル効果やホットキャリア等の悪影響が発生する恐れがある。

【0004】そのため、TFTにおいてもLSIと同様 ELDD (Lightly Doped Drain) 構造が採用されている。

【0005】そこで、以下では図2に示す製造工程断面 図(不純物の注入の様子とこれに伴う半導体内の不純物 の分布の様子を示す図)を参照しながら、従来のLDD 構造を有するTFTの製造方法について説明する。

【0006】まず、ガラス基板1上の所定の位置に半導 体層2を10~100nmの膜厚で用途に応じての配列 パターンに従って (選択的) に形成する。なお、この半 10 導体層としては、従来のアモルファスシリコン (a-S i、amorphous silicon) に代わって 最近ではポリシリコン (poly-Si、polycr ystalline silicon)を用いる試みが なされている。この場合には、一旦a-Si層をガラス 基板上に形成した後にエキシマレーザ(eximer laser)の照射、再結晶化 (アニール)を行ってp oly-Si層を形成している。

【0007】その後、半導体層2の形成されたガラス基 板1上に例えばSiO₂からなるゲート絶縁層3を同じ 20 りが悪くなる原因となる。 くパターンに従って50~100mmの膜厚で形成し、さ らにゲート絶縁層3上にゲート電極4を100~200 nmの膜厚で形成する。この状態でゲート電極4をマスク として第1の不純物 (ドナー若しくはアクセプターとな る)のイオン5の注入を行う。

【0008】具体的には、例えばP (燐) を10¹⁵~1 0 18 c m⁻³の濃度になるように、水素希釈 5~20% P H₃ (体積で、PH₃ が5~20%) を原料ガスとし て、50~80kVの加速電圧で注入して低濃度のn-お、本図の(a)では、イオン5としてPH3 * を示し てある。)

なお、実際にはゲート電極4の上部にも燐がドーピング されているが、これは自明のことなので、わざわざは図 示していない。

【0009】次に、ゲート電極4の側面にSiO₂ 絶縁 膜パターン6を形成する。この絶縁膜パターンは、全面 にSiO2膜を形成した後に全面をドライエッチングす ることにより形成したり、またゲート電極4の側面を陽 極酸化することにより形成する。

【0010】そしてこの状態で、第2の不純物イオン5 の注入を行う。

【0011】具体的には、例えば再度P (燐) を10¹⁹ ~10²¹cm⁻³の濃度になるように、水素希釈 5~20 %PH3 を原料ガスとして、50~80kVの加速電圧 で注入して高濃度のn⁺型領域8を形成する。

【0012】以上の工程により、半導体層2には、不純 物濃度の低いLDD領域7と、LDD領域よりも不純物 濃度の高いソース・ドレイン領域8が形成される。図2 の (b) にこれを示す。 (なお、本図の (b) でも、イ 50 ドーピングする。

オン5としてPHs * を示してある。)

最後に、上述の2度の工程で注入された不純物の活性化 のためLSIで用いるSi MOS transist o r 等では、例えば850℃~900℃で熱処理を行

【0013】ただし、基板にガラス等を用いる薄膜トラ ンジスタの場合には、高温にするのは困難なため、通常 400~600℃程度の熱処理やランプ加熱、レーザー アニール等を行う。

【0014】そして、これらの熱処理を行うことによ り、注入された不純物がSiと結びつくことにより活性 化されるとともに、拡散して、LDD領域7はゲート電 極4側面の直下よりゲート電極中心部側にまで拡散して 広がることになる。

[0015]

【発明が解決しようとする課題】しかしながら、上記し た従来のLDD構造を有する薄膜トランジスタを形成す る際には、必然的に2度の不純物注入工程を必要とす る。このため、工程数が増加し、コストアップや歩留ま

【0016】また、図1では燐を示したが、As等猛毒 の不純物を注入する場合には、なるべく工程数を減らす のが好ましい。

[0017]

【課題を解決するための手段】本発明は上記問題点に鑑 みなされたものであり、不純物注入工程が1度ですむL DD構造を有するトランジスタの製造方法を提供するこ とを主たる目的とする。

【0018】この目的を達成するため、本発明の1の実 型領域7を形成する。図2の(a)にこれを示す。(な 30 施の形態においては、半導体領域上にゲート電極を形成 する工程と、不純物元素を含有し、分子量等が異なるた め注入深さ (Projected range) の異な ることとなる複数の不純物イオンを発生させることとな る原料ガスをプラズマ化し、プラズマ空間を形成する工 程と、少なくともゲート電極をマスクとして、プラズマ 空間中で形成された不純物元元素を含有する複数の種類 のイオンを加速して半導体領域に同時にドーピングして 半導体領域にソースまたはドレイン領域を形成する工程 とを有する構成となっている。

> 40 【0019】これにより、注入深さの異なることとなる 不純物イオンを発生する (打ち込み用の) 原料ガスを用 いるだけで、1度のイオンドーピング工程で、LDD構 造を形成することができる。

【0020】また、更にプラズマ空間中で形成された不 純物元素を含有するイオンを加速して半導体領域表面に 対して斜め方向からドーピングする。

【0021】また、ゲート電極側面に形成された絶縁膜 パターンをもマスクとして、プラズマ空間中で形成され た不純物元素を含有するイオンを加速して半導体領域に

【0022】また、絶縁膜パターンや保護膜若しくはこ れに加えてレジストをもマスクとして、プラズマ空間中 で形成された不純物元素を含有するイオンを加速して半 導体領域にドーピングする。

【0023】これらにより、トップゲート型のトランジ スタであれボトムゲート型のトランジスタであれ、より 容易に制御性よく低濃度の不純物領域(LDD領域)を 形成することができる。

【0024】また、上記の分子量等が異なる不純物を含 有する原料ガスとして、PとAsなどの種類の異なる不 10 純物を含有するガスや、同じ種類の不純物元素を含有 し、分子量等が異なるため生成されたイオンの注入深さ や分布が異なることとなる原料ガスを用いる。

【0025】また、イオンの荷電数が異なるため、たと え同一の不純物元素であっても、生成されたイオンの注 入深さや分布が異なることとなる原料ガスを用いる。

【0026】また、生成されたイオンの注入深さや分布 が異なることとなるように、イオンの価電数を異ならせ るプラズマ化の手段を用いる。

性価電子数の異なる不純物元素を用いることにより、単 にソース・ドレイン領域の形成だけでなく、トランジス タのしきい値制御のための不純物導入も同時に行う。

【0028】また、不純物元素の化合物のイオン化のた めの種々の手段を採用する。

【0029】具体的には、以下の構成としている。

【0030】請求項1記載の発明においては、基板上の 半導体層と該半導体層の上部に形成されたゲート絶縁層 と該ゲート絶縁層上に形成されたゲート電極からなる半 導体領域上に、注入深さの異なることとなる不純物元素 30 をイオン化して電圧で加速して打ち込むことによりトラ ンジスタを製造する方法であって、打ち込まれる不純物・ 元素の注入深さから定まる厚さのゲート電極をドーピン グ時のマスクを兼ねてゲート絶縁層上に形成するゲート 電極形成ステップと、少なくも1種の不純物元素の複数 の種類の化合物を混合して原料ガスを作る混合ステップ と、原料ガスをイオン化室に供給する供給ステップと、 原料ガスをイオン化するイオン化ステップと、イオン化 された原料ガスに所定の運動エネルギーを与えて基板上 の半導体領域に打ち込んでソースまたはドレイン領域を 40 ドーピングステップとを有していることを特徴としてい 形成するドーピングステップとを有していることを特徴 としている。

【0031】上記構成により、基板上の半導体層と該半 導体層の上部に形成されたゲート絶縁層と該ゲート絶縁 層上に形成されたゲート電極からなる半導体領域上に、 注入深さの異なることとなる不純物元素をイオン化して 電圧で加速して打ち込むことにより (LDD型の) トラ ンジスタを製造する方法において、以下の作用がなされ

【0032】ゲート電極形成ステップにて、As等打ち 50 純物元素の注入深さから定まる厚さのマスクをゲート電

込まれる不純物元素の注入深さから定まる (従って、加 速電圧や材料密度等も考慮する) 厚さのゲート電極をド ーピング時のマスクを兼ねてゲート絶縁層上に形成す る。

【0033】混合ステップにて、少なくも1種の不純物 元素の複数の種類の化合物 (ガス) を混合して (打ち込 み用の) 原料ガスを作る。

【0034】供給ステップにて、原料ガスを(勿論、打 ち込み量と調整しつつ) イオン化室に供給する。

【0035】イオン化ステップにて、原料ガスを(ケー スにより所定の荷電数に)イオン化する。

【0036】ドーピングステップにて、イオン化された 原料ガスに、所定の運動エネルギーを与えて基板上の半 導体領域に打ち込んでソースまたはドレイン領域を形成 する。

【0037】請求項2記載の発明においては、前記ゲー ト電極形成ステップは、ゲート電極の側面にドーピング 時にゲート電極と併せてマスクの作用をなす絶縁膜を形 成する追加マスク形成小ステップを有していることを特 【0027】また、異なる種類の不純物元素として導電 20 徴としている。上記構成により、以下の作用がなされ る。

> 【0038】ゲート電極形成ステップの追加マスク形成 小ステップにて、ゲート電極の側面にドーピング時にゲ ート電極と併せてマスクの作用をなす(マスクとしての 効果の大小は不問) 絶縁膜を形成する。

> 【0039】請求項3記載の発明においては、基板上の ゲート電極と該ゲート電極及び基板の上部に形成された ゲート絶縁層と該ゲート絶縁層上に形成された半導体層 とからなる半導体領域上に、注入深さの異なることとな る不純物元素をイオン化し、電圧で加速して打ち込むこ とによりトランジスタを製造する方法において、打ち込 まれる不純物元素の注入深さから定まる厚さのマスクを ゲート電極上方の半導体層の上部に形成するマスク形成 ステップと、少なくも1種の不純物元素の複数の種類の 化合物を混合して原料ガスを作る混合ステップと、原料 ガスをイオン化室に供給する供給ステップと、原料ガス をイオン化するイオン化ステップと、イオン化された原 料ガスに所定の運動エネルギーを与えて基板上の半導体 領域に打ち込んでソースまたはドレイン領域を形成する る。

> 【0040】上記構成により、基板上のゲート電極と該 ゲート電極及び基板の上部に形成されたゲート絶縁層と 該ゲート絶縁層上に形成された半導体層とからなる半導 体領域上に、注入深さの異なることとなる不純物元素を イオン化し、電圧で加速して打ち込むことによりトラン ジスタを製造する方法において、以下の作用がなされ

> 【0041】マスク形成ステップにて、打ち込まれる不

極上方の半導体層の上部に形成する。

【0042】混合ステップにて、少なくも1種の不純物 元素の複数の種類の化合物を混合して(打ち込み対象と しての) 原料ガスを作る。

【0043】供給ステップにて、原料ガスをイオン化室 に供給する。

【0044】イオン化ステップにて、原料ガスをイオン 化する。

【0045】ドーピングステップにて、イオン化された 原料ガスに所定の運動エネルギーを与えて基板上の半導 10 体領域に打ち込んでソースまたはドレイン領域を形成す る。請求項4記載の発明においては、前記ドーピングス テップに先立ち、基板と前記ドーピングステップにて打 ち込まれてくるイオン化された原料ガスの飛来する方向 があらかじめマスクの高さ、巾、間隔等から定まる所定 の傾斜を有するようにしておく傾斜付与ステップを有 し、前記ドーピングステップに併せて、飛来してくるイ オン化された原料ガスに対してゲート電極の影の部分が 生じないよう基板とイオン源とを相対的に回転させる回 転付与ステップとを有していることを特徴としている。 【0046】上記構成により、以下の作用がなされる。

【0047】ドーピングステップに先立つ傾斜付与ステ ップにて、基板と前記ドーピングステップにて打ち込ま れてくるイオン化された原料ガスの飛来する方向があら かじめマスクの高さ、巾、間隔等から定まる所定の傾斜 を有するように、基板か照射部の少なくも一方を傾斜さ せておく。

【0048】前記ドーピングステップに併せてなされる 回転付与ステップにて、飛来してくるイオン化された原 料ガスに対してゲート電極の影の部分が生じないよう、 連続的若しくは完結的に基板とイオン源とを相対的に回 転させる。

【0049】請求項5、同6、同8、同9、同11記載 の発明においては、特定の種類、性質の不純物元素やそ の化合物を選定する。

【0050】請求項7、同10、同12記載の発明にお いては、特定の種類、性質の不純物元素やその化合物を 選定するが、この際、水素との化合物を選定する。

【0051】請求項13記載の発明においては、基板上 層と該ゲート絶縁層上に形成されたゲート電極からなる 半導体領域上に、注入深さの異なることとなる少なくも 1種の不純物元素をイオン化して電圧で加速して打ち込 むことによりトランジスタを製造する方法であって、ド ーピング時に少なくもマスクの一部を兼ねるべく、打ち 込まれる不純物元素の注入深さから定まる厚さにゲート 電極を形成するゲート電極形成ステップと、少なくも1 種の不純物元素の少なくも1種の化合物を含むガスを原 料ガスとしてイオン化室に供給する供給ステップと、供 給された原料ガスを、複数種の定められた注入深さの不 50 の)原料ガスをプラズマ化して、同時に半導体領域 (半

純物元素を有することとなるようにイオン化するイオン 化ステップと、イオン化された原料ガスに所定の運動エ ネルギーを与えて基板上の半導体領域に打ち込んでソー スまたはドレイン領域を形成するドーピングステップと を有していることを特徴としている。

10

【0052】上記構成により、以下の作用がなされる。 【0053】基本的には、請求項1の発明と同じであ る。ただし、同一化合物であっても、不純物の荷電数が 異なったりするため、侵入深さが異なったり、更には1 価のイオンと2価のイオンの発生数が制御されたりもす る。またこのため同一化合物のみ打ち込むならば、1価 のイオンは高周波でつくられ、2価のイオンは電子銃で つくられたりもする。

【0054】請求項14記載の発明においては、基板上 のゲート電極と該ゲート電極及び基板の上部に形成され たゲート絶縁層と該ゲート絶縁層上に形成された半導体 層とからなる半導体領域上に、注入深さの異なることと なる少なくも1種の不純物元素をイオン化し、電圧で加 速して打ち込むことによりトランジスタを製造する方法 20 であって、打ち込まれる不純物元素の注入深さから定ま る厚さのマスクをゲート電極上方の半導体層の上部に形 成するマスク形成ステップと、少なくも1種の不純物元 素の少なくも1種の化合物を含むガスを原料ガスとして イオン化室に供給する供給ステップと、供給された原料 ガスを、複数種の定められた注入深さの不純物元素を有 することとなるようにイオン化するイオン化ステップ と、イオン化された原料ガスに所定の運動エネルギーを 与えて基板上の半導体領域に打ち込んでソースまたはド レイン領域を形成するドーピングステップとを有してい 30 ることを特徴としている。

【0055】上記構成により、以下の作用がなされる。 【0056】基本的には、請求項3の発明と同じであ る。ただし、請求項13の発明が請求項1の発明と相違 するのと同じ点が請求項3の発明と相違する。

【0057】請求項15記載の発明においては、請求項 1から同3の発明における請求項4記載の発明と同様の 作用、効果、構成が請求項13、同14の発明に対して なされる。

【0058】請求項16から同23記載の発明において の半導体層と該半導体層の上部に形成されたゲート絶縁 40 は、請求項1から同4の発明における請求項5から同1 2記載の発明と同様の作用、効果、構成が請求項13か ら同15の発明に対してなされる。

[0059]

【発明の実施の形態】以下、本発明を、その実施例に基 づいて説明する。

【0060】 (第1実施例) 本実施例は、従来少なくと も2つの工程で不純物注入していたものを1度の不純物 注入によりLDD構造を形成するものであるが、不純物 元素を含有し、分子量の異なる複数の(そして、本来

導体層) に導入し、分子量 (原子量、小なほど注入し易 い) や保持する運動エネルギー (大なほど注入し易 い)、原子価等から定まる注入深さの差 (含む、注入の 特性や注入後の拡散) による注入分布の違いを利用する ものである。そして、n型の不純物としてP (燐) とA s (砒素) を同時に導入し、LDD領域とソース・ドレ

【0061】図1は、本実施例の薄膜トランジスタの製 造工程断面図である。以下、本図を参照しつつ各工程に ついて説明する。

イン領域を同時に形成するものである。

【0062】まず、ガラス等の透光性物質からなる基板 1上に半導体層2を形成する。次いで、エキシマレーザ によるアニール等を行って、膜厚が約50nmのポリシ リコン層を形成する。

【0063】その後、半導体層2の形成された基板1上 に、例えばSiO₂からなる膜厚が50~100nmの ゲート絶縁層3を形成する。

【0064】さらにゲート絶縁層3上に膜厚が100~ 200nmのゲート電極4を形成する。

長:L) は3~10 μ m程度である。そして、これらに ついては、図2に示す従来の場合と全く同様である。

【0066】この状態で、ゲート電極4をマスクとして 不純物イオン5の注入を行う。

【0067】本実施例では、P及びAsをイオンドービ ングにより同時に導入するが、具体的には、Pを含有す る原料ガスとして、水素希釈 0. 1~1% PH3 を用 い、一方Asを含有する原料ガスとして水素希釈5~2 0%AsH3を用いて各々の原料の流量を、0.5~1 Osccm (standard cubiccenti 30 オンが挙げられる。 per minute) 及び50~200 sccmと し、圧力は最大10⁻³Torr、好ましくは10⁻⁴To rr、加速電圧は50~100kVとする。この様子を 図1の(a) に示す。

【0068】本図1の (a) の工程において、LDD領 域を形成するために注入されるPの量はソース・ドレイ ン領域を形成するために注入されるAsの量よりも少な くする。

【0069】なおここで、AsやPの化合物として水素 子量は小さいためドーピングされるAsやPの得る運動 エネルギーがその分、大となること、また、標的となる 半導体の結晶構造を害するのが少ないこと、一般に沸点 が低いものが多く、このため化合物は常温では気体とな り、取扱いに便利なこと

その他、水素によるアニーリング効果や熱処理時に不必 要な水素は逃げ出すことや結晶内のダングリングボンド の補償や注入欠陥の補償、をも考慮したものである。

【0070】ここでイオンドーピングを行う装置につい て、説明する。

【0071】図3は、その概略構成図である。

【0072】本図において、11はイオン源となるチャ ンバーである。

【0073】このチャンバー11内に流量制御装置 (m ass flow controller) 12によっ て、流量が制御された水素希釈のPH₃及びAsH₃の 混合ガスが原料ガスとして供給される。なお、配管中で あらかじめ混合がなされるようにしておくのは、広い半 導体基板上に小さな半導体が多数配列されているため、 10 個々の半導体によりPとAsの照射ムラが生じるのを防 止するためである。

【0074】また、水素ガスにて原料ガスを稀釈してい るのは、装置の放電チャンバー等にAsやPの細粉が付 着し、更には漏電等の原因となるのを防止するためであ る。更にまた、上方から供給するのは、原料ガスのリフ レッシュに適しているからである。

【0075】これらの原料ガスは、高周波電源13によ って放電・励起されてプラズマ空間14を形成する。な お、ここで、原料ガスのプラズマ化に髙周波電源を採用 【0065】なお、このときのゲート電極の幅(ゲート 20 しているのは、大容積であっても均一なイオン分布とな るからである。

> 【0076】その後プラズマ空間14内に存在する電荷 を帯びたイオンは、イオン引き出し加速電極15によっ て引き出し加速される。

> 【0077】そして、直径10cm程度のピーム径で液 晶ディスプレイ用の比較的大きな基板上に形成された画 素や駆動制御用の半導体に照射により注入される。

> 【0078】この際、基板1に照射されるイオンとして は、Asを含んだイオン、Pを含んだイオン及び水素イ

> 【0079】具体的には、Asを含んだイオンとしては $AsHx^+$ (x=0、1、2、3)、Pを含んだイオン としては PHx^+ (x=0、1、2、3)、さらに水素 イオンとしてはH₂ ⁺ , H₃ ⁺ が主となり、H⁺ が若干 存在する。

> 【0080】ここで、これら各イオンの持つ運動エネル ギーについて説明する。

【0081】今、電界をE、イオンの分子量をm、イオ ンの電荷をq、イオンが電界から受ける力をF,この力 化合物を選定したのは、後に説明するごとく、水素の原 40 により、イオンに生じる加速度を a , イオンが加速中に 動く距離を1,イオンの最終速度をv,イオンの最終的 に有する運動エネルギーをKとする。

【0082】すると、以下の式が成立する。

 $a \cdot t^2 = 2 \cdot 1$

 $v = a \cdot t$

 $F = m \cdot a = q \cdot E = q \cdot V / l$

 $K = m \cdot v^2 / 2 = F \cdot l = q \cdot V$

以上の式より、K=F・1が成立する。

【0083】すなわち、実際には多少の相違があるもの 50 の、各イオンは価電数が同じ+1ならば、その構成元

素、分子量に無関係に同じ運動エネルギーを有してい る。なおまた、参考までに記すならば、本実施例では、 1は1~30cmである。

【0084】なお、このような分子状イオンの場合、試 料の原子と衝突して各構成原子に分解される。この際、 各元素の (分子の) 結合エネルギーは運動エネルギーに 比較して無視しえるほど小さいため、各イオン粒子 (イ オン化した分子) の運動エネルギーは、各元素に対して [各元素の原子量/注入時のイオン種の分子量] の比率 で運動エネルギーが配分され、このエネルギーにて試料 10 ドレイン領域82及び低濃度のn-層であるLDD領域 内へ注入されることとなる。

【0085】従って、AsHx⁺, PHx⁺により注入 されるAs (原子号75) 及びP (同31) の分布は、 それぞれ同じエネルギーのAs+, P+で注入した場合 の分布とほぼ等しい。

【0086】このように、図3に示すイオンドピーング 装置を用いれば、単にプラズマ空間14を形成するチャ ンパー11内に分子量の異なる原料ガスを導入しさえす れば、容易に分子量の異なる不純物イオンを加速して同 時に基板1に照射することができる。

【0087】以上のイオンドーピングにより、図1の (b) に示すような不純物プロファイルを得ることがで きる。

【0088】詳細に説明すると、PはAsよりも原子量 が小さいため、50~100kVという同じ加速電圧で イオンドーピングを行うと、PがAsよりも半導体層2 のより深い位置に導入される。

【0089】また、ターゲット元素との衝突による散乱 をPの方が大きく受けるために、マスク直下よりもわず かに内側にもPの注入領域が形成される。

【0090】そして、結果的には図1の(b)に示すよ うに、P及びAsが導入された第1の不純物領域81と Pのみが導入された第2の不純物領域71とが形成され

【0091】なお、実際にはゲート電極4の上半部には PとAsが打ち込まれているが、これは本発明の趣旨に 直接の関係はなく、自明のことであるので、わざわざの 図示はしていない。そして、このことは他の実施例でも 同じである。

【0092】図4に、実際のP及びAsの半導体層2中 40 適な値が選択されるのは勿論である。 の深さ方向の濃度分布のシミュレーション結果(勿論、 実際と大きな相違はない)を示す。本図において、横軸 は半導体層2に形成されたゲート絶縁層3の表面から半 導体層2に至る深さ方向の距離 (オングストローム)を 示しており、縦軸はP及びAsの濃度を示している。

【0093】本図から明らかなように、同時に同じエネ ルギーでP及びAsを半導体層2に導入しているため、 分子量の小さいPのほうが、Asよりも深く半導体層2 に導入されているのがわかる。

【0094】なお、この後、基板全面に導電膜を形成

し、エキシマレーザによるアニーリング、熱処理等を行 ってドレイン領域上に導電膜を含む電極の形成等がなさ れたりもする。

【0095】この熱処理を行う際に、不純物の活性化が なされると共に多少の不純物の拡散が生じ、図1の

(c) に示すようなプロファイル (分布構造) となる。 【0096】以上の熱処理においては、Pがゲート電極

4側面の直下からゲート電極中心部側にまで拡散する。 【0097】結果として高濃度のn+層であるソース・

72を形成することができる。

【0098】以上のように本実施例によれば、n型不純 物領域を形成すべく半導体層2に導入される不純物とし て、PとAsを同時に導入することにより、これらの拡 散係数の差と注入分布の差を利用して、1度の不純物導 入工程で、低濃度のn-層であるLDD領域と、高濃度 のn⁺ 層であるソース・ドレイン領域を形成することが できる。

【0099】しかも、広い基板上を狭いビームで掃引す 20 ることなく、一度にドーピングをなしうる。

【0100】更に、あらかじめ2種の原料ガスを細長い 供給管内で充分に混合して後、装置に供給するため、既 存の装置をほとんど、そのまま使用しうる。

【0101】 (第2実施例) 以下、本発明の薄膜トラン ジスタの製造方法について、他の実施例をもとに説明す

【0102】本実施例は、不純物を半導体層表面に対し 斜め方向から導入する点が、先の実施例と異なる。この ため、加速電圧も70~150kVと、先の実施例より 30 多少高くしている。ただし、基板や半導体の構造、形 状、寸法、ガスの種類や流量等は同じである。

【0103】以下、図5に示す製造工程断面図を参照し ながら本実施例について詳細する。

【0104】図5の (a) の矢印で示すように、基板1 の表面に対して斜め方向からイオン5を照射する。傾け る角度は、試料面の垂線に対して30度としている。

【0105】ただし、この角度そのものは、被照射体の 厚さ、マスクとなるゲート電極の巾、高さ(厚み)、間 隔等の如何、例えば高さと間隔の比率に応じて適宜、最

【0106】更に、ゲート電極等のマスクパターンによ って、イオン照射の影となる領域ができうるため、電 源、ガス源との接触のない基板を連続的に回転させた り、一定の照射ごとに0~90度や0~180度などの 範囲で断続的に回転させるようにしている。

【0107】このイオンドーピングにより、図5の

(b) に示すような不純物プロファイルを得る。

【0108】詳細に説明すると、PはAsよりも分子量 が小さいため、上記のように70~150kVという同 50 じ加速電圧でイオンドーピングを行うと、PがAsより

16

も半導体層2のより深い位置に導入される。そして、結 果的に、図5の(b)に示すように、P及びAsが導入 された第1の不純物領域81と、Pのみが導入された第 2の不純物領域71とが形成される。

【0109】その後、先の実施例と同じく不純物の活性 化のための熱処理を行うことにより、先の実施例とほぼ 同じく図5の(c)に示すような不純物の分布になる。

【0110】本実施例では、斜め方向から傾けてイオン を照射するため、軽いP原子をゲート電極側面直下より もゲート電極中心部側に導入することができる。

【0111】従って、先の実施例と異なり、熱処理によ り積極的に不純物を拡散させなくても、LDD構造とし て十分に機能する状態となっている。

【0112】そしてこれは、例えば基板の材質の都合で 500° C以上の熱処理が困難な場合に好都合である。 【0113】 (第3実施例) 以下、本発明の薄膜トラン ジスタの製造方法を、他の実施例にもとづいて説明す

【0114】本実施例は、不純物を半導体層に導入する く点が、先の第1実施例と異なる。このため、ゲート電 極の側面に絶縁膜バターンがある他は、基板や半導体の 構造、形状、寸法、ガスの種類や流量、加速電圧等は同 じである。

【0115】そこで、以下では図6に示す製造工程断面 図を参照しながら本実施例について相違する部分を中心 に詳細に説明する。

【0116】まず、ゲート電極4の側面に絶縁膜パター ン6を形成する。これは、例えば全面にSiO2膜を形 成した後に、若干エッチング不足気味の条件等でドライ 30 エッチングを行うことで形成される。そして、図6の

(a) に示すようにこの状態でゲート電極4及び絶縁膜 パターン6をマスクとして不純物のイオン5の注入を行

【0117】その結果、図6の (b) に示すような不純 物の分布 (プロファイル) を得ることができる。

【0118】詳細に説明すると、絶縁膜パターン6がゲ ート電極4の周囲側面に形成されているため、この絶縁 膜パターンがマスクとなり、Asが半導体層2中に導入 されるのを防止して、Pのみを選択的に半導体層2中に 40 導入することができる。

【0119】結果的には、図6の(b)に示すように、 P及びAsが導入された第1の不純物領域81とPのみ が導入された第2の不純物領域81とが形成される。

【0120】その後、不純物の活性化のための熱処理や ランプ加熱、レーザーアニール等の処理を行うと、多少 の不純物の拡散が発生する。

【0121】その結果、図6の (c) に示すように、P がゲート電極4側面直下よりもゲート電極中心部側に拡 散し、高濃度のn+層であるソース・ドレイン領域82 50 及び低濃度のn-層であるLDD領域72を形成する。 【0122】以上のように、本実施例によれば、先の第 1 実施例と異なり、ゲート電極4のの側面に絶縁膜パタ ーン6を形成してマスクとして利用しているため、図5 の (c) における熱処理を行う前の段階で、既にPのみ が導入された第2の不純物領域をP及びAsが導入され た第1の不純物領域よりもゲート電極中心側に容易に形 成することができる。

【0123】従って、本実施例は、第1実施例よりもよ 10 り容易に制御性よくLDD領域を形成することができ、 基板の材質の関係で高温の熱処理を行うことをできるだ けさけたい薄膜トランジスタの製造においては、より好 ましいと言える。

【0124】なお、本実施例では、図6に示したよう に、絶縁膜パターン6の最上部がゲート電極4の最上部 よりも低くしているが、これは、ゲート電極4下のチャ ネル領域に不純物が導入されるのを防止しつつ、絶縁膜 パターン6下に確実にPを導入するためである。

【0125】なお、また、条件によっては、絶縁膜パタ 際に、ゲート電極の側面に絶縁膜パターンを形成してお 20 ーン6の最上部をゲート電極の最上部にほぼ等しくして もよく、この場合には従来通りの絶縁膜パターン形成プ ロセスを用いることができる。

> 【0126】更にまた、絶縁膜パターンは、ケースによ りゲート電極の左右のみに形成する。

> 【0127】 (第4実施例) 以下、本発明の薄膜トラン ジスタの製造方法を、他の実施例にもとづいて説明す

> 【0128】本実施例は、先の第2実施例と第3実施例 とを併せたものである。

【0129】このため、不純物を半導体層に導入する際 にゲート電極の側面に絶縁膜パターンを形成しておく点 及び不純物を半導体層に斜め方向から導入する点が先の 第1実施例と異なる。従って、基板や半導体の構造,形 状、寸法は、ゲート電極側面の絶縁膜パターンがゲート 電極と同じなのを除き、先の第3実施例と同じである。 また、ガスの種類や流量は、先の3つの実施例と同じで ある。

【0130】更にまた、加速電圧及びイオン照射の角度 は先の第2実施例と同じである。

【0131】以下、図7に示す製造工程断面図を参照し ながら本実施の例について詳細に説明する。

【0132】まず、先の第3実施例と同じ手段でゲート 電極4の側面に絶縁膜パターン6を形成する。そして、 この状態でゲート電極4及び絶縁膜パターン6をマスク として不純物のイオン5の注入を行う。この様子を (図 6の(a)) に示す。

【0133】さらに本実施例は、イオン照射を斜め方向 から行うため、基板を連続的に回転させたりするのも先 の第2実施例と同じである。

【0134】以上により、図7の(b)に示すような不

純物プロファイルを得ることができる。

【0135】以上より、本実施例では先の第2、第3実例にて説明した効果がより一層発揮されることとなる。 【0136】(第5実施例)以下、本発明の薄膜トランジスタの製造方法を、更に他の実施例に基づいて説明する。

【0137】本実施例は、PやAs等のn型不純物をイオンドーピングにより半導体層に導入する際に、p型の不純物としてB(硼素)をも同時に導入する点が先の第1~第4実施例と大きく異なる。

【0138】以下、図8に示す製造工程断面図を参照しながら本実施例について詳細に説明する。

【0139】図8は、本実施例の薄膜トランジスタの製造工程断面図である。

【0140】以下、各工程について説明する。

【0141】まず、ガラス等の基板1上に半導体層2を形成する。その後、 SiO_2 からなるゲート絶縁層3を形成し、更にゲート絶縁層3上に先の各実施例よりも多少薄め、すなわち膜厚が100nm程度のゲート電極4を形成する。

【0142】そして、この状態でゲート電極4をマスクとして不純物導入を行う。これを (図8の(a)) に示す。

【0143】本実施例では、P及びAsのn型不純物以外に更にBのp型不純物をも同時に導入する。

【0144】このため、Pを含有する原料ガスとして水 素希釈0.1~1%PH。を用い一方Asを含有する原 料ガスとして水素希釈5~20%AsH。を用い、更に Bを含有する原料ガスとして水素希釈0.1~1%B₂ H。を用い、各々の原料の濃度流量を、0.5~10s 30 ccm、50~200sccm及び0.5~10scc mとし、このもとで加速電圧70~150kVでドービ ングを行う。なお、圧力等は先の実施例と同じである。

【0145】この際、図8の(a)に示す工程においては、先の各実施例と同様にLDD領域を形成するために注入されるPの量はソース・ドレイン領域を形成するために注入されるAsの量よりも少なくしておく。

【0146】以上のイオンドーピングにより、図8の

(b) に示すような不純物プロファイルを得る。

【0147】PとAsについては、先の各実施例と同じ 40 いてイオンドーピングを行う。 であるため説明は省略する。 【0160】具体的には、As

【0148】以下、Bについて説明する。

【0149】BはPよりも更に注入力が大きいため、後にLDD領域72やソース・ドレイン領域82となる部分(合計厚さは100~150nm)を通り抜けて基板へと達する。従って、この領域においてBは存在しない。但し、厚さ100nmのゲート電極4下(チャネル領域)に照射されたBは、このゲート電極が障害物となるため、基板まで突き抜けることはなく、チャネル領域にBのドープ層91を形成することができる。

【0150】その後、不純物の活性化のための熱処理を行うと、多少の不純物拡散が発生し、このため、図8の(c)に示すように、Pがゲート電極4側面の直下よりもゲート電極の中心部側に拡散しやすくなり、結果として低濃度のn-層であるLDD領域72及び高濃度のn+層であるソース・ドレイン領域82を形成する。

18

【0151】以上説明してきたように、本実施例によれば、上述の各実施例のごとく単にPとAsを同時に導入して低濃度のn-層であるLDD領域と高濃度のn+層であるソース・ドレイン領域を形成するだけでなく、ゲート電極4の下のチャネル領域に選択的に軽元素であるp型不純物のBを導入することとなる。そして、このB層92の存在により薄膜トランジスタの関値電圧(threshold voltage)制御をも行うことができる。

【0152】なお、本実施例は、PやAsだけでなく、Bを導入することについて、第1実施例に対応させたものであるが、第2~第4実施に対応させた構成としてもよいのは言うまでもない。

20 【0153】また、Bを含有するガスとして、B₂ H₆でなくBF₃等の他のガスをしてもよいのは勿論である。

【0154】 (第6実施例) 以下、本発明の薄膜トランジスタの製造方法について、更に他の実施例に基づいて 説明する。

【0155】本実施例は、PとAsという異なる不純物を導入するのではなく、Asという同じ元素を用いつつ、1度のドーピングによりLDD構造を有する薄膜トランジスタを形成する点が先の各実施例と異なる。

【0156】以下、図9に示す製造工程断面図を参照しながら本実施例を詳細に説明する。

【0157】まず、第1実施例と同様にガラス等の基板 1上に半導体層2を形成する。その後、ゲート絶縁層3 を形成し、更にゲート電極4を形成する。

【0158】そして、この状態でゲート電極4をマスクとして不純物のイオン5の注入を行う。この様子を図9の(a)に示す。

【0159】次に、同じAsという元素を含有する異なる分子量を有する複数のガスの混合物たる原料ガスを用いてイオンドーピングを行う。

【0160】具体的には、Asを含有する水素化物の第1の原料ガスとして水素希釈0.5~1%AsHsを、Asを含有するハロゲン化物の第2の原料ガスとしてAsClsを用い、各々の原料の流量を、0.5~10sccm及び10~100sccmとして加速電圧70~150kVでドーピングを行う。

【0161】この際、上述の各実施例と同じく、LDD 領域を形成するために注入される第1の原料ガス量はソ ース・ドレイン領域を形成するために注入される第2の 50 原料ガスの量よりも少なくしておく。 【0162】このイオンドーピングにより、図9の

(b) に示すような不純物プロファイルを得ることがで

【0163】詳細に説明すると、第1の原料ガス中に含 まれているAsの水素化物は第2の原料ガス中に含まれ ているAsのハロゲン化物よりも分子量が軽く、Asに 割り振られる運動エネルギーが大きい。

【0164】このため、同じ70~150kVという加 速電圧でイオンドーピングを行うと、Asの水素化物に 半導体層2のより深い位置に導入される。

【0165】そして、結果的には図9の(b)に示すよ うに、Asが低濃度で導入された第1の不純物領域71 とAsが高濃度で導入された第2の不純物領域81とが 形成される。

【0166】その後、活性化のため熱処理を行うと、多 少の不純物の拡散が発生し、図9の (c) に示すよう に、Asがゲート電極4側面の直下からゲート電極の中 心部側に拡散し、結果としてLDD領域72及びソース ・ドレイン領域82を形成する。

【0167】以上説明してきたように本実施例によれ ば、n型不純物領域を形成のために半導体層2に導入さ れる不純物として、同じAsを含有し分子量が異なる原 料ガスを用いてイオンドーピング法により半導体層2に 導入する。

【0168】そして、これにより、1度の不純物導入工 程で低濃度のn-層であるLDD領域と高濃度のn+層 であるソース・ドレイン領域を形成することができる。

【0169】以上、本実施例は、先の第1実施に対応し たもので説明を行ったが、第2~第4実施例の構成に対 30 応して実施してもよいのは勿論である。

【0170】なお、以上の例では、同じAsを含有しつ つ分子量が異なる原料ガスとしてAsの水素化物と塩素 化物を用いたが、必ずしも水素化物と塩素化物を用いる 必要はなく、また、Asの代わりにPを用いてもよいの は勿論である。

【0171】加えて、上記の例ではn型層を得ることに ついて記したが、p型層を得る場合には、例えばBを不 純物元素とする場合、B2 He とBF3 の様な組み合わ せを用いてもよい。

【0172】(第7実施例)以下、本発明の薄膜トラン ジスタの製造方法をまた別の実施例にもとづいて説明す

【0173】本実施例は、図10に示すようにボトムゲ ート型のトランジスタであるのが、今までの実施例と異

【0174】本図10の(a)において、1はガラス基 板である。41は、ガラス基板上に形成されたCr、A 1等からなる厚さ50~200nm程度のゲート電極で 程度のゲート絶縁層である。51は、レーザアニール、 500~600° Cの熱処理等で結晶化させたSiから なる厚さ20~100nm程度の半導体膜である。61 は、SiO₂からなる厚さ100~400nm程度の保 護膜である。

20

【0175】この半導体に、保護膜をマスクとして、加 速電圧は10~100kV、その他は第1実施例と同様 の条件でAsとPを注入した。

【0176】その結果、図10の(b)に示すように、 含まれるAsが、Asの塩素化物に含まれるAsよりも 10 AsとPが注入されて不純物が高濃度のn+層であるソ ースドレイン領域482及びPのみが注入されて不純物 が低濃度のn-層であるLDD領域472が形成され

> 【0177】なお、本実施例はトップゲート型のトラン ジスタの第1実施例に対応したものであるが、他の実施 例に対応させた実施がなされうるのは勿論である。

> 【0178】 (第8実施例) 以下、本発明の薄膜トラン ジスタの製造方法を、また別の実施例にもとづいて説明 する。

【0179】本実施例は、図11に示すように原料ガス のプラズマ化の手段として高周波電源13の他にマイク 口波 (VHF) 放電部20、電子銃21をも有している のが先の各実施例と大きく異なる。

【0180】また、チャンパー11が上下方向に長く、 原料ガスを積極的に混合するミキサー22、各原料ガス 用バルプ23、基板を回転させるモータ24、傾斜させ る治具25を有しているのも相違する。

【0181】チャンバー11が上下に長いだけプラズマ 空間が上下に距離があり、このため上部の高周波電源で +1価に帯電させたイオンの一部を下部の電子銃等で+ 2価に帯電させること等もなしうる。すなわち、荷電数 の相違による注入深さの相違をも利用しうる。

【0182】更に、マイクロ波放電部20や電子銃21 により単一の水素化原料ガス、例えばPH3 を使用して PH。 + とPH。 + * というように同時に1価と2価の荷 電粒子を製造しえ、これにより同一不純物元素に対し て、(稀釈用の水素ガスは別にして、)ただ1種の原料 ガスを使用して異なる注入深さを有するようにすること も可能となっている。

【0183】また、原料ガスとしてAsH₃とAS₂H 4、B2 H6 とB2 H10とB5 H9あるいはPH3 とP2 H4 等同一の不純物の複数の水素化物をも使用しえ る。この場合、例えばPH3とP2H4を使用した場合 には、イオンの荷電数がともに1ならば、PH3のPは P2 H4 のPに比較してほぼ倍のエネルギーを有するこ とになる。

【0184】このため、同一不純物元素に対して複数の 注入深さをえるために、塩素やフッ素のような質量の大 な元素との化合物のガスを使用せずにすみ、ひいては第 ある。31は、SiO2からなる厚さ50~400nm 50 6実施例に比較して半導体へのドーピング時の悪影響が

少ない。

【0185】ひいては、より柔軟な使用、機能発揮が可能となっている。

【0186】更にまた、バルブを開閉して、侵入深さのことなる複数の不純物イオンを打ち込む前後に、単独の不純物イオンのみを打ち込むこともなしうる。

【0187】この面からも、より柔軟な使用、機能発揮が可能となっている。

【0188】以上、本発明を幾つかの実施の形態に基づた不純物の深されいて説明してきたが、本発明は何もそれらに限定されな10を示す図である。いのは勿論である。すなわち、例えば以下のようにして【図5】本発明のもよい。

【0189】 (1) 薄膜トランジスタでなく、LSIに 適用する。

- (2) 稀釈ガスとして、水素でなくヘリウムを用いる。
- (3) 半導体層として、ポリシリコンでなく、アモルファスシリコン等他の物質を用いる。
- (4) 加速距離や加速電圧が変更可能である。
- (5)携帯用のノート型パソコンの表示装置用等、1個 【図9】本発明の第6実施 1個は小さいが多数配列された基板に不純物イオンを照 20 の製造工程断面図である。 射する。 【図10】本発明の第73
- (6) 不純物イオンの照射が小さな基板専用用のものであり、このためプラズマ室の直径も小さい。
- (7) 斜めからの注入の際、イオン源を基板に対して回転させるようにしている。
- (8)単独のイオンの注入をも併用している。(従って、ケースによっては、3重に不純物層の異なる半導体としている。)
- (9) マスクとしてのゲート電極や保護膜の厚さを製造 4 等の都合で先に定め、これに応じて注入する不純物の種 30 5 類やイオンの加速電圧等を決める等、一見構成が異なる 6 が、実質同じ構成としている。 7
- (10) 将来、非常に薄い基板等が実用化されたときに は、ボトムゲート型のトランジスタに対して、基板側か ら照射する。

[0190]

【発明の効果】以上説明してきたように本発明によれば、同一種類の不純物元素であれ複数の種類の不純物元素であれ、複数の不純物イオンとして打込む際に、ただ一度の打込みで済む。

【0191】しかも、大きな基板に対して、掃引等なく 不純物注入しうる。

【0192】これにより、単に作業が簡単となるだけでなく、毒性、危険性のあることの多い不純物元素のイオンの打込作業が少なくなる。

【0193】また、水素化合物を使用することにより、 打込まれる半導体の損傷を極力少なくしうる。

【0194】また、閾値電圧制御が可能なLDDを容易に製造しうる。

【0195】また、これらにより、性能の優れたLDD 50 25

を安価、簡単に製造しうる。

【図面の簡単な説明】

【図1】本発明の第1実施例における薄膜トランジスタの製造工程断面図 である。

【図2】従来技術での薄膜トランジスタの製造工程断面 図である。

【図3】イオンドーピング装置の概略構成図である。

【図4】本発明の各実施例において半導体層に導入された不純物の深さ方向の濃度分布のシミュレーション結果を示す図である。

【図5】本発明の第2実施例における薄膜トランジスタの製造工程断面図である。

【図6】本発明の第3実施例における薄膜トランジスタの製造工程断面図である。

【図7】本発明の第4実施例における薄膜トランジスタの製造工程断面図である。

【図8】本発明の第5実施例における薄膜トランジスタの製造工程断面図である。

【図9】本発明の第6実施例における薄膜トランジスタ の製造工程断面図である。

【図10】本発明の第7実施例におけるボトムゲート型 の薄膜トランジスタの製造工程断面図である。

【図11】本発明の第8実施例のイオンドーピング装置 の概略構成図である。

【符号の説明】


- 1 ガラス基板
- 2 半導体層
- 3 ゲート絶縁層
- 4 ゲート電極
- 5 イオン
- 6 絶縁膜パターン
- 7 打込まれた不純物が低濃度の領域
- 71 第1の不純物領域
- 72 LDD領域
- 8 打込まれた不純物が高濃度の領域
- 81 第2の不純物領域
- 82 ソース・ドレイン領域
- 91 ドープ層
- 92 B層
- 40 11 イオン源のチャンバー
 - 12 流量制御装置
 - 13 高周波電源
 - 14 プラズマ空間
 - 15 加速電極
 - 20 放電部
 - 21 電子銃
 - 22 ミキサー
 - 23 バルブ
 - 24 モータ
 - 25 基板を傾斜させる治具

31 ゲート絶縁層


41 ガラス基板上に形成されたゲート電極


51 半導体膜61 保護膜

【図1】












【図3】




【図4】




【図10】



(b)









V.








【図7】















【図11】



フロントページの続き

(72)発明者 足立 和泰 大阪府門真市大字門真1006番地 松下電器 産業株式会社内